

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-14617

(P2001-14617A)

(43)公開日 平成13年1月19日 (2001.1.19)

(51)Int.Cl.⁷

識別記号

F I

テマコード(参考)

G 11 B 5/39

G 11 B 5/39

H 01 L 43/08

H 01 L 43/08

Z

審査請求 未請求 請求項の数44 OL (全23頁)

(21)出願番号 特願2000-159237(P2000-159237)
(22)出願日 平成12年5月29日 (2000.5.29)
(31)優先権主張番号 09/321486
(32)優先日 平成11年5月27日 (1999.5.27)
(33)優先権主張国 米国 (US)

(71)出願人 592060422
リード-ライト コーポレーション
READ-RITE CORPORATION
アメリカ合衆国 カリフォルニア州
95035 ミルピタス ロスコーチェススト
リート 345
(72)発明者 ルディ, スチーブン シー
アメリカ合衆国 カリフォルニア州
95148サン ジョゼ, サマーヒル コート
3068
(74)代理人 100074332
弁理士 藤本 昇 (外2名)


最終頁に続く

(54)【発明の名称】 ラッピングガイド、電気的ラッピングガイドを形成する方法、磁気抵抗ヘッドを作製する方法、
及び電気的ラッピングガイド

(57)【要約】

【課題】 本発明は、ラッピング処理間にデバイスストライプ高さをより正確に決定することを実現することを目的とする。

【解決手段】 第1抵抗素子と第2抵抗素子とを含むデバイスの製造に用いるラッピングガイドが提供される。2つの抵抗素子がデバイスのラッピングの間異なる変化する抵抗値を与える。デバイスの所定の所望高さが得られたとき、従ってデバイスのラッピングを停止するときを決定するのを容易にするため、2つの抵抗値がデバイスのラッピングの間、用いられる。抵抗素子は、物理的に互いに隣接し、乃至は互いに離れて配置され得る。さらに、共通リードが各抵抗値を測定するための抵抗素子の両方に電気的に接続される。さらに抵抗素子は前記デバイスによって互いに離れている。



【特許請求の範囲】

【請求項1】 所望ストライプ高さにまでラッピング処理により減少されるべき初期ストライプ高さを有するデバイスの製造に用いられるラッピングガイドであって、ラッピング面を規定する端面を有し、該ラッピング面に近接して前記デバイスが形成される基板と、前記基板上に配設され、前記ラッピング面に沿って第1端面を有し、且つ前記初期ストライプ高さと前記デバイスの前記所望ストライプ高さとの距離よりも大きい高さを有する第1抵抗素子と、前記基板上に配設され、前記第1抵抗素子の抵抗値と異なる抵抗値を有し、前記ラッピング面に沿って位置した第1端面を有し、且つ前記初期ストライプ高さと前記デバイスの前記所望ストライプ高さとの距離よりも大きい高さを有し、前記第1抵抗素子の前記第1端面と前記第2抵抗素子の前記第1端面とがラップされるとき、前記第1抵抗素子の抵抗値と前記第2抵抗素子の抵抗値とが変化する第2抵抗素子とを備え、前記第1抵抗素子が前記ラッピング面から離れた上端面を有しており、前記ラッピング面から離れた前記第2抵抗素子の上端面に対して既知の位置を有し、前記第1抵抗素子上端面の前記位置と前記第2抵抗素子上端面の前記位置とが、前記ラッピング面から離れている前記デバイスの上端面の位置に対して既知であることを特徴とするラッピングガイド。

【請求項2】 前記第1抵抗素子及び前記第2抵抗素子に電気的に接続される共通電気的リードをさらに備える請求項1記載のラッピングガイド。

【請求項3】 前記第1抵抗素子は、前記基板上の少なくとも1のフィルムの第1組の一部分と前記基板上の少なくとも1のフィルムの第2組の一部分である請求項1記載のラッピングガイド。

【請求項4】 前記第1抵抗素子は前記第2抵抗素子よりも大きい請求項1記載のラッピングガイド。

【請求項5】 前記第1抵抗素子は、前記第2抵抗素子中に含まれる材料と異なる抵抗特性を有する材料を含む請求項1記載のラッピングガイド。

【請求項6】 前記第1抵抗素子が前記第1抵抗素子の前記第1端面の長さによって規定されるトラック幅を有し、該トラック幅は、前記第2抵抗素子の前記第1端面の長さによって規定される前記第2抵抗素子のトラック幅と略等しい請求項4記載のラッピングガイド。

【請求項7】 前記ラッピング面と前記第1抵抗素子の前記上端面との距離が前記ラッピング面と前記第2抵抗素子の前記上端面との距離と異なる請求項6記載のラッピングガイド。

【請求項8】 前記第1抵抗素子及び前記第2抵抗素子は、実質的に、互いに同じ且つ前記デバイスと同じ材料からなり、しかも、前記第1抵抗素子トラック幅と、前記第2抵抗素子トラック幅とが前記デバイスのトラック幅よりも大きい請求項7記載のラッピングガイド。

10

【請求項9】 前記第1抵抗素子及び前記第2抵抗素子は、互いに実質的に同じ材料からなり、しかも、前記デバイスと異なる材料からなる請求項7記載のラッピングガイド。

【請求項10】 前記第1抵抗素子と前記第2抵抗素子とに電気的に接続された共通電気的リードをさらに備える請求項8記載のラッピングガイド。

【請求項11】 前記第1抵抗素子と前記第2抵抗素子とが前記デバイスに近接して配置されている請求項10記載のラッピングガイド。

【請求項12】 前記第1抵抗素子に結合された第1電気的リードと、前記第2抵抗素子に結合された第2電気的リードとをさらに備え、該両リードによって前記第1抵抗素子の前記抵抗値と、前記第2抵抗素子の前記抵抗値とが、前記第1抵抗素子の前記第1端面と前記第2抵抗素子の前記第1端面とがラッピングされるとき測定され得る請求項4記載のラッピングガイド。

20

【請求項13】 前記デバイスの第1端面が前記ラッピング面上に位置する請求項1記載のラッピングガイド。

【請求項14】 前記第1抵抗素子及び前記第2抵抗素子が前記デバイスに近接して配置される請求項13記載のラッピングガイド。

20

【請求項15】 前記デバイスが前記第1抵抗素子及び前記第2抵抗素子の間に配置される請求項13記載のラッピングガイド。

【請求項16】 前記デバイスが磁気抵抗読取センサであり、該磁気読取センサが、該センサの前記第1端面の長さによって規定されるトラック幅を有する請求項13記載のラッピングガイド。

30

【請求項17】 前記デバイスが巨大磁気抵抗読取センサである請求項13記載のラッピングガイド。

【請求項18】 前記デバイスがスピンドル読取センサである請求項13記載のラッピングガイド。

30

【請求項19】 前記第1抵抗素子の前記第1端面の長さによって規定される、前記第1抵抗素子のトラック幅と、前記第2抵抗素子の前記第1端面の長さによって規定される前記第2抵抗素子のトラック幅とが、互いに略等しく、前記磁気抵抗読取センサの前記トラック幅よりも実質的に大きい請求項16記載のラッピングガイド。

40

【請求項20】 前記第1抵抗素子が前記共通電気的リードと電気的に接続している第2端面を有し、前記第2抵抗素子が前記共通電気的リードと電気的に接続している第2端面を有し、しかも、前記第1抵抗素子の前記第2端面が前記第2抵抗素子の前記第2端面に近接し、且つ面している請求項2記載のラッピングガイド。

50

【請求項21】 電気的ラッピングガイドを形成する方法であって、ラッピング面及び所望目標ラッピング面を含む基板を準備する手順と、前記基板上にデバイスを

形成する手順と、第1抵抗を有し、前記デバイスから離れており、前記目標ラッピング面と交差する第1抵抗素子を前記基板上に形成する手順と、第2抵抗を有し、前記デバイスから離れており、前記目標ラッピング面と交差する第2抵抗素子を前記基板上に形成する手順とを備え、前記デバイスは、該デバイスの所定の所望高さと関係づけられた前記所望目標ラッピング面と交差しており、前記第1抵抗素子は、該第1抵抗素子の第1端面を決定する前記ラッピング面と交差しており、前記第2抵抗素子は、該第2抵抗素子の第1端面を決定する前記ラッピング面と交差しており、前記デバイスを形成する手順は、前記ラッピング面から離れた、しかも前記目標ラッピング面から既知の距離に配置される端面を決定する段階を含み、前記第1抵抗素子を形成する手順は、前記第1端面から離れた、しかも前記目標ラッピング面から既知の距離に配置される第2端面を決定する段階を含み、前記第2抵抗素子を形成する手順は、前記第1端面から離れた、しかも前記目標ラッピング面から既知の距離に配置される第2端面を決定する段階を含むことを特徴とする電気的ラッピングガイドを形成する方法。

【請求項22】 前記基板上に前記第1抵抗素子と前記第2抵抗素子とに電気的に接続される共通電気的リードを形成する手順をさらに含む請求項21記載の電気的ラッピングガイドを形成する方法。

【請求項23】 前記デバイスの前記第1端面の長さによって規定された前記デバイスのトラック幅、前記第1抵抗素子の前記第1端面の長さによって規定された前記第1抵抗素子のトラック幅、及び前記第2抵抗素子の前記第1端面の長さによって規定された前記第2抵抗素子のトラック幅が実質的に同時に達成される請求項21記載の電気的ラッピングガイドを形成する方法。

【請求項24】 前記第1抵抗素子のトラック幅と、前記第2抵抗素子のトラック幅とが略等しく、しかも、実質的に前記デバイスの前記トラック幅よりも大きい請求項23記載の電気的ラッピングガイドを形成する方法。

【請求項25】 前記第1抵抗素子が第1高さを有し、且つ前記第2抵抗素子が前記第1高さと異なった第2高さを有し、前記第1高さと前記第2高さとが実質的に同時に規定される請求項21記載の電気的ラッピングガイドを形成する方法。

【請求項26】 前記第1抵抗素子と、前記第2抵抗素子とが実質的に同じ材料で形成される請求項21記載の電気的ラッピングガイドを形成する方法。

【請求項27】 前記第1抵抗素子と、前記第2抵抗素子とが実質的に同時に堆積される請求項21記載の電気的ラッピングガイドを形成する方法。

【請求項28】 前記第1抵抗素子の第2端面と前記目標ラッピング面との前記距離、及び前記第2抵抗素子の第2端面と前記目標ラッピング面との前記距離が互いに

異なり、しかも前記第1抵抗素子の第2端面が、前記第2抵抗素子の第2端面が構成され前記デバイスが構成されるのと実質的に同時に構成される請求項27記載の電気的ラッピングガイドを形成する方法。

【請求項29】 前記第1抵抗素子トラック幅と前記第2抵抗素子トラック幅とが略等しく、前記デバイスのトラック幅よりも実質的に大きい請求項28記載の電気的ラッピングガイドを形成する方法。

【請求項30】 前記第1抵抗素子トラック幅と前記第2抵抗素子トラック幅が実質的に同時に構成される請求項29記載の電気的ラッピングガイドを形成する方法。

【請求項31】 前記第1抵抗素子トラック幅と、前記第2抵抗素子トラック幅と、前記デバイストラック幅とが実質的に同時に規定される請求項30記載の電気的ラッピングガイドを形成する方法。

【請求項32】 前記デバイスに電気的に接続された複数のリードと、前記第1抵抗素子に電気的に接続された第1電気的リードと、前記第2抵抗素子に接続された第2電気的リードと、前記第1抵抗素子と前記第2抵抗素子とに電気的に接続された共通電気的リードとを、前記複数のリードと第1電気的リードと第2電気的リードと共通電気的リードとが略同時に形成されるように形成するステップをさらに備える請求項31記載の電気的ラッピングガイドを形成する方法。

【請求項33】 前記第1抵抗素子及び前記第2抵抗素子は、前記デバイスと異なる材料で形成され、前記材料が実質的に同時に配設される請求項21記載の電気的ラッピングガイドを形成する方法。

【請求項34】 前記デバイスに接続された複数のリードと、前記第1抵抗素子に接続された第1電気的リードと、前記第2抵抗素子に接続された第2電気的リードとを、前記複数のリードと前記第1電気的リードと前記第2電気的リードとが略同時に形成されるように、形成するステップをさらに備える請求項22記載の電気的ラッピングガイドを形成する方法。

【請求項35】 磁気抵抗ヘッドを作製する方法であって、磁気抵抗センサと、ラッピング面に沿う位置の第1端面を有する第1抵抗素子と、前記第1抵抗素子から離れている第2抵抗素子とを含み、該第2抵抗素子は前記ラッピング面に沿う第1端面を有し、前記第1抵抗素子及び第2抵抗素子は、前記第1抵抗素子と前記第2抵抗素子との間に位置する電気的リードに電気的に接続されてなるスライダーバーの前記ラッピング面に沿ってラッピングする手順と、前記ラッピングが維続する間、前記第1抵抗素子を両端で第1抵抗を測定するのと実質的に同時に前記第2抵抗を両端で第2抵抗を測定するように前記第1抵抗素子に第1電流を流し、第2抵抗素子に第2電流を流す手順と、前記第1抵抗及び前記第2抵抗に基づいて前記ラッピングの速度を、前記ラッピング処理

の間前記第1抵抗が前記第2抵抗と常に異なっているよ

うに変更するか否かを決定する手順とを備えることを特徴とする磁気抵抗ヘッドを作製する方法。

【請求項36】 前記ラッピングの前記速度を変更するか否かを決定する手順が、磁気抵抗センサがどれだけの量ラッピングすべきと所望されるかを決定するために前記第2抵抗に対する前記第1抵抗の算出された比と特定の予備ラッピング値とを用いる段階を含む請求項35記載の磁気抵抗ヘッドを作製する方法。

【請求項37】 前記磁気抵抗センサが、前記ラッピング面から離れた未ラッピング端面を含み、前記第1抵抗素子が、前記ラッピング面から離れた未ラッピング端面を含み、前記第2抵抗素子が、前記ラッピング面から離れた未ラッピング端面を含んでおり、前記特定の予備ラッピング値が、前記第1抵抗素子の未ラッピング端面と前記第2抵抗素子の未ラッピング端面とに対して前記センサの未ラッピング端面の位置を含む請求項36記載の磁気抵抗ヘッドを作製する方法。

【請求項38】 前記ラッピングの速度を変更するか否かを決定する手順が、前記第1抵抗と前記第2抵抗との計算された差を用いる段階と、磁気抵抗センサがどれだけラッピングされたかを決定するために特定の予備ラッピング値を用いる段階とを含む請求項35記載の磁気抵抗ヘッドを作製する方法。

【請求項39】 前記ラッピング速度を変更するか否かを決定する手順が、前記第1抵抗素子の両端で、且つ第2抵抗素子の両端で既知入力電圧を印加する段階と、前記第1抵抗素子と前記第2抵抗素子との間に位置する前記電気的リードから出力電圧をモニタする段階とを備える請求項35記載の磁気抵抗ヘッドを作製する方法。

【請求項40】 前記ラッピング速度を変更するか否かを決定する手順が、前記ラッピングを停止するか否かを決定する段階を含む請求項35記載の磁気抵抗ヘッドを作製する方法。

【請求項41】 ラッピング面に沿ってデバイスを、該デバイスの高さが所望の所定デバイス高さになるときまでラッピングする際に補助するための電気的ラッピングガイドであって、前記デバイスの前記高さが前記所望の所定デバイス高さであるときを含む、実質的な前記ラッピングの間を通じて第1抵抗を与える手段と、前記デバイスの前記高さが前記所望の所定デバイス高さであるときを含む、実質的な前記ラッピングの間を通じて前記第1抵抗とは異なる第2抵抗を与える手段と、前記第1抵抗を与える手段と前記第2抵抗を与える手段との間に位置し、前記第1抵抗と前記第2抵抗とを検出する手段とを備えることを特徴とする電気的ラッピングガイド。

【請求項42】 前記第2抵抗を与える手段が前記第1抵抗を与える手段から離れて位置する請求項41記載の電気的ラッピングガイド。

【請求項43】 前記第1抵抗を与える手段が、前記第2抵抗を与える手段と実質的に同じ材料とを含み、前記

第1抵抗を与える手段の寸法と前記第2抵抗を与える手段の寸法とが異なる請求項41記載の電気的ラッピングガイド。

【請求項44】 前記第1抵抗を与える手段のトラック幅と、前記第2抵抗を与える手段のトラック幅とが実質的に等しく、前記第1抵抗を与える手段の高さが前記第2抵抗を与える手段の高さと異なる請求項43記載の電気的ラッピングガイド。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、概して磁気記録に関し、特に、磁気抵抗(MR)読取ヘッドに関し、さらに詳細には、ラッピングガイド、電気的ラッピングガイドを形成する方法、磁気抵抗ヘッドを作製する方法、及び電気的ラッピングガイド等の、MR読取ヘッドのストライプ高さを制御するための方法及び構造に関する。当業者は、非等方性磁気抵抗(AMR)読取ヘッド、巨大磁気抵抗(GMR)読取ヘッド及びスピナバルブ読取ヘッドが、MR読取ヘッドの広義の範疇に含まれるべきであると思料する。以下に引き続くMR読取ヘッドの説明は、AMR、GMR及びスピナバルブデバイスを含むものと理解される。合体された誘導型の書込、即ちMR読取ヘッドは本発明において開示される全ての実施形態における具体的な例示の応用を構成する。

【0002】

【従来の技術及び発明が解決しようとする課題】磁気ディスクドライブは、コンピュータのようなディジタル電子装置のためにデータを保存し、且つ再生するために用いられている。図1及び図2において、従来技術の磁気ディスクドライブ10は、シールされた筐体12、ディスクドライブモータ14、回転するためにモータ14のスピンドルS1によって支持されている磁気ディスク16、アクチュエータ18及び該アクチュエータ18のスピンドルS2に取付られたアーム20を含んでいる。サスペンション22が、一端でアーム20と、他端で読取/書込ヘッド乃至はトランステューサ24と結合されている。トランステューサ24は、典型的には、磁気抵抗読取素子とともに誘導型書込素子を含む(図3に示される)。矢印Rで示したように、モータ14が磁気ディスク16を回転させるので、トランステューサ24の下方で空気抵抗が生じ、この空気抵抗が磁気ディスク16の表面でトランステューサをわずかに持ち上げるように作用、乃至は、従来技術において、磁気ディスク16上で「飛ぶ」と表現されるように作用している。アクチュエータ18が、矢印Pによって示されるように短い弧を描いてトランステューサ24を軸回転させるので、種々の、情報の磁気「トラック」が磁気ディスク16から読取られ得る。磁気ディスクドライブの構造及び製法は当業者にはよく知られている。

【0003】図3は、書込素子32と読取素子34とを

含んでいる磁気読取／書込ヘッド30を示す。書込素子32の端面及び読取素子34の端面は、また、平面33上の空気抵抗面A B Sを規定しており、動作中に磁気ディスク16の表面上で飛ぶのである。

【0004】読取素子34は第1シールド44と、第2シールドとして機能する中間層38と、第1シールド44と中間層38との間に位置する読取センサ46とを含んでいる。読取センサ46は特定のストライプ高さS H、及び、第1シールド44及び第2シールド38の間に特定の位置を有しており、前記ストライプ高さ及び前記特定の位置は特定の読取特性を達成できるように選択されている。ストライプ高さを制御することは、デバイス抵抗、デバイス出力強度、デバイスバイアス点、しかも結果的に多くの関連する動作特性値を制御する際に重要である。MRセンサは、典型的なSHを約2μmより小さく、1μm未満を含んで、ストライプ高さを多様にして用いられ得る。さらに、読取センサ46が、シールドされた単一素子垂直読取センサとして図3に示されているが、読取素子34は、当業者にはよく知られるように、シールドされない読取センサのような多様な形態を探り得る。読取センサ46のような磁気抵抗ヘッドの構造及び製法は、当業者にはよく知られている。

【0005】書込素子32は、典型的には、第1ヨーク素子乃至は極として機能している中間層38と、第2ヨーク素子乃至は極36とを含み、中間層と第2ヨーク素子との間で書込ギャップ40を構成している誘導型書込素子である。第1ヨーク素子38と第2ヨーク素子36とは書込ギャップ40が特定のスロート(throat)高さT Hを有するように互いに関係付けて形成され配設される。書込素子32には、誘電体媒質43の間に位置する導電性コイル42も含まれる。当業者にはよく知られるようにこれらの素子は、磁気ディスク16のような磁気媒質上に磁気的にデータを書込むように動作する。

【0006】読取／書込ヘッド30の形成は、図4に示されたように、ウエハ50から始まり、ウエハ50は、基板上に形成された、種々の材料からなる幾つかの層又はフィルムの組みを含み、この種々の材料は、図3に示した読取／書込ヘッドの素子を含んで、読取／書込ヘッドのアレイを構成している。ウエハ50はそののち、互いに実質的に平行である多数のスライダーバーに分割され、該スライダーバーが、第1切削面乃至は端面54と、第2切削面乃至は端面56とを有するように分割される。図5により端的に示されるように、各スライダーバー52は、該バーに沿って直列に幾つかの読取／書込ヘッド60を含み得る。例えば、典型的なスライダーバーは30個の読取／書込ヘッド60を含み得る。図5に示されるように、該読取／書込ヘッド60は、形状が異なっていてもよく、しかしながら、代わりに、スライダーバー52に沿った読取／書込ヘッド60のそれぞれは、略同一形状であってもよい。

【0007】図5に示されるように、第2切削面56は、読取／書込ヘッド60が第2切削面56まで貫通して延びているように形成されている。従って、第2切削面56において、読取／書込ヘッド60が露出され、従って、手順終了ラッピングにおいて、第2切削面56沿いに材料を除去することができる。代りに、読取／書込ヘッド60は、初めは露出されることなく、第2切削面56の近くに延びている構造であってよい。かかる場合には、読取／書込ヘッド60は露出されるようになってよく、ラッピング手順の間、材料が読取／書込ヘッドから除去され得る。

【0008】ラッピングの目的は第2切削面56から材料を除去することであり、第2切削面はラッピング面Lを定めており、平面33上の読取／書込ヘッド60のそれぞれのA B S(図3にも示される)を形成している。さらに具体的に説明すると、ラッピング処理の目的は読取センサ46の上端面64から正確な所定距離の位置でA B S面を規定することであり、この場合、上端面64がウエハ手順によって定義される。このようにして読取センサ46(図示せず)のストライプ高さS Hがラッピング面Lに対して実質的に垂直に規定されており、しかもストライプ高さT Hが同様にラッピング面Lに対して実質的に垂直に規定されている。ラッピングののち、読取／書込ヘッドはそののち、スライダーバーから個々の読取／書込ヘッドを形成するために切断される。

【0009】図6は、典型的なラッピングマシン70を示す。スライダーバー52がジグ72によって第1切削面54沿いに保持されている。次々に、ジグ72がジグ72の長さ方向沿いに種々の曲げ位置(bending point)76でピストン74によって接触している。例えば、ピストン74はデュアルアクションエアシリンダであり、特定の量によって曲げ位置76でジグ72を外れるよう構成されている。この特定の量を得るためにコントローラ78はピストン74の動作を調整するのに用いられる。スライダーバー52は、第2切削面56がラッピング板82の上面80に実質的に平行に位置するようにスライダーバーの向きが向けられている。ラッピングの間、例えばダイアモンドスラリのような砥粒材料がスライダーバー52の第2切削面56とラッピング板82の上面80との間に導き入れられる。第2切削面56が前記上面80と接触又は近接されるとき、スライダーバー52及びラッピング板82は第2切削面56と上面80とによって定義される平面の範囲内で互いに相対的に動く。この動きは、上面80と第2切削面56とをともに押付けるように働く力、及び、両者の間に位置する砥粒材料とともに運転され、第2切削面56を、延いては、読み書きヘッド60を砥粒によってラップするよう働く。

【0010】ストライプ高さS Hのきわどい性質(critical nature)のゆえに、正しいストライプ高さを得る特

定の位置でラッピング処理を完了することが重要である。ラッピング回数、ラッピング圧力、及び他のラッピングパラメータが、具体的なスライダーべー52のタイプのために標準化され得るであろうが、かかる方法は読み取り/書き込みヘッド60の材料を堆積させる場合におけるような、若しくは読み取り/書き込みヘッドに対するウエハ切断位置のような、製造上のバラツキのゆえに効果がない。特に詳細には、単一のスライダーべー又は単一スライダーべー又は単一のウエハの範囲内に何がしかの製造上のバラツキが存在するかも知れず、バラツキは距離とともに増えるが、一方で異なるウエハの間に存在する可能性がある(即ち、ウエハ-ウエハ間バラツキ)。従って、幾つかの指標又はラッピング処理の間での読み取りセンサ46の実際のストライプ高さのフィードバックを得ることがコントローラにとって有用である。

【0011】図7は、従来技術による電子ラッピングガイド(ELG)90の例を示しており、該ELGはラッピング処理の間ストライプ高さの指標を与えるのに用いられている。図7は、読み取りセンサ46及び関連付けられたリード92を含む層における断面中のスライダーべー52を示す。抵抗素子で形成されたスイッチ94及び抵抗素子96は、リード98及び100を通じてコントローラ78に電気的に接続されている。ラッピング処理の間、第1電流I1がスイッチ94を通り抜け、第2電流I2が抵抗素子96を通り抜けする。前記ラッピングはラッピング面で生じるので、そして、読み取りセンサ46のストライプ高さSHが減少するので、スイッチ94及び抵抗素子96の両者の高さがともに減少する。ラッピング処理の間ずっと、スイッチ94の抵抗値Rs及び抵抗素子96の抵抗値Rrの、変りつつある高さによる変化はコントローラ78によって検出され得る。期間中の抵抗値の、かかる変化が図8に示される。

【0012】読み取りセンサ46の材料特性及び寸法に対する抵抗素子96の材料特性及び寸法が既知であるので、ラッピング処理の間の測定された抵抗Rrは、ラッピング処理の間の読み取りセンサ46の平均的高さを計算するのに用いられる。かかる計算された高さは、図8中に曲線110によって経時的に示されている。また、スイッチ94の最初の高さは、スイッチ全体がラップされ、これによって、読み取りセンサの目標ストライプ高さSHdが達成される前に、スイッチを「ブレーキング」するように選択されている。スイッチ94の高さHsは読み取りセンサ46のストライプ高さSHに対して既知であるので、スイッチがブレークする時点tsbの読み取りセンサ46の残りのストライプ高さが近似され得る。従って、図8に示されたように、Rrから計算された高さは前記スイッチがブレークする時点tsbにおいて平均化された読み取りセンサストライプ高さから較正され得る。ラッピング処理は読み取りセンサ46ストライプ高さSHが計算されてほぼ目標ストライプ高さSHdになるまで継続し、そのと

きの時間tendにラッピング処理の速度が変更され最終的にラッピングが完了される。

【0013】不具合なことに、図7中のELG90のスイッチ94は真にデジタル応答を有するのではなく、むしろ図8に示されたようにラッピング時間中、ずっと抵抗Rsが増大する。また、典型的なラッピングシステムの測定回路は真のオープン抵抗を容易に測り得るものない。従って、スイッチがブレークする乃至はオープンになる、単一の正確な時点を容易に保証し得るものではなく、従って、較正目的のスイッチ高さの深さまでラッピングが進行されたときの正確な指示が得られるものではない。

【0014】さらに、かかるELGを用いての完了点検出は測定精度によって制限されていて望ましくないノイズのためスイッチ94がオープンになることを不正確に示し、しばしば偽のオープン指示として参照されてしまう。かかる偽のオープン指示を避けるための一つの手法は、スイッチ94と並列に抵抗素子、最も典型的にはRsの初期抵抗よりも明らかに大きい抵抗値を有するものを置くことである。コントローラで検出された抵抗信号はスイッチがオープンしたとき、この並列抵抗素子に対して漸近的に等しい値に至るまで生じる。偽のオープン指示が避けられるが、結果の完了点が不正確なままである。さらに、かかるELGはスイッチがブレークするときの時点の前後でのみ較正値を与えるので、ラッピング処理の間を通してラッピングパラメータを調整する使用には有効でない。また、ストライプ高さの計算と、図7のELG90を用いるストライプ高さ計算の較正は、読み取りセンサは勿論、ELGスイッチ、抵抗素子及びリードの相対的な、そして材料的な特性を知っていることに依存している。従って、製造上のバラツキによるこれらの特性における未知の相違点は不正確なストライプ高さ較正を生じてしまい、従って、早すぎるか遅すぎるかという、ラッピング処理の不正確な終結に至ってしまう。かかる不正確な決定は、望ましくないストライプ高さ、従って標準以下の動作特性を有する読み取りセンサ46を得るという結果を生みがちである。例えば、典型的なハードバイアスされた隣接した結合センサ(hard biased contiguous junction sensor)のため、読み取りセンサ46は勿論、スイッチ94及び抵抗素子96の両方の測定された抵抗値は、スイッチ94、抵抗素子96乃至は読み取りセンサ46の抵抗値に加えて、リード抵抗の項と結合抵抗の項とを含むであろう。これらの項のそれぞれは、それぞれの形状の寸法と各フィルムのシート抵抗が、ウエハの個数の全ては勿論、何れの所定のウエハの端から端までに対しても変化するので未知である。また、これらの項のそれぞれは、ラッピングの間ストライプ高さとともに変化し易い。スライダーべーの各ELGに対する未知の事項の全てを解決することは、同じ数の較正スイッチとともに、同じ数の方程式を生成する能力を要するで

11

あろうし、合計抵抗値のそれぞれの測定精度は勿論、スイッチ完了点のそれぞれの正確な決定に依存するであろう。かかる精度を得ることは望ましくない複雑な手法を伴うであろうし、従って、実用的でない。

【0015】さらなる困難として、スライダーバーは、一旦、ウエハから切断されるとしばしば固有の曲線を有することが知られている。空気抵抗面を決定する一つの目的はこの状態を補正することであり、この理由はこの補正が、スライダーバーの端から端までにわたって配置される読取センサ46のストライプ高さの緊密な分布を生じるために必要とされるからである。典型的な実施形態において、図7のELG90は、スイッチ94と抵抗素子96とがスライダーの間で離れた位置となるように配置されている。スライダーバーの未知の曲線により、この離れていることが、各スイッチ94と、近接する抵抗素子96とが正確に既知の相対的な高さを有し、従って結果として付加的な較正誤差を生じると仮定することにおいて誤差を増大する。従って、ELG90を用いることは充分な解決策ではない。

【0016】図9は、他の現在使用している電子的ラッピングガイド(ELG)120を示す。かかるELGは、ラッピング面L沿いに配置され、且つリード124を介してコントローラ78に接続された第1抵抗素子122を含む。また、電気的リード128を介してコントローラ78に電気的に接続され、しかも、ラッピングされない参照デバイスとして作用するようにラッピング面Lから離れて配置された第2抵抗素子126も含まれる。第1電流I1は第1抵抗素子122を介して、第2電流I2は第2抵抗素子126を介してそれ流れ、ラッピング処理の間、その両方ともコントローラ78によって測定されモニタされ得る。さらに、第2抵抗素子126の寸法及び材料特性は、読取センサ46のストライプ高さが目標ストライプ高さSHdに等しくなる、ラッピング処理中の時点で、第1抵抗素子122の抵抗R1が第2抵抗素子126の抵抗値R2と等しいか又は何らかの関係を有するように選定される。従って、ラッピング処理の間、読取センサ46のストライプ高さが減少するので、第1抵抗素子122の高さが同様に減少し、これによって、図10に示されるように第1抵抗素子122の端から端まで測定された抵抗値R1を変えている。抵抗値R1が一旦抵抗値R2と略同じと検出されたら、図10に点Eで示されたように、ラッピング処理がt_{end}で停止する。2つの抵抗素子のみが図9に示されるが、多数の抵抗素子が用いられる。かかるELGにおいて、1つ以上の抵抗素子が、ラップされていない参照デバイスとして用いることができ、t_{end}を決定するための追加の抵抗レベルを与える。

【0017】図9のELG120のような電子ラッピングガイドはまた、ウエハの両端間の寸法的又は材料的特性の未知の変化によって影響される。スライダ一間に単

10

12

一の抵抗素子を置く従来技術の試みは、前述したように、ウエハの両端間の寸法的及び材料的特性バラツキの両方による誤差を受け、バーの曲線による誤差を受けれる。第1抵抗素子122に物理的に近く接近して第2抵抗素子126を置くことと、第1電気的リード124と略同一の第2電気的リード128を構成することはこの構造におけるこれらの誤差の累積効果を減少するであろう。しかしながら、不具合なことに、かかる変形されたELGにおいて、第2抵抗素子126のストライプ高さを決定する際の寸法的誤差は、第1抵抗素子のストライプの目標決めに際しての誤差に直接的に変換される。事実、バーをラッピングする間の参照基準は各抵抗素子の上端面の位置のみに基づくのではなく、第2抵抗素子126の下端面の位置にも支配される。物理的寸法のバー センテージ誤差を減少するようにELGを拡大縮小することは、第2電気的リード128と第2抵抗素子126との間での結合抵抗項を本来的に無効にすることができる。

20

【0018】従って、望ましいことは、電子的ラッピングガイドと、より正確であり、且つ読取センサ又は他のデバイスのラッピング処理の間を通じて実質的にデバイスのストライプ高さのより正確な決定を、限られたコストと複雑さとによって、結果として得ることのできる、デバイスのストライプ高さの制御の方法である。読取センサのラッピングの処理の間、ストライプ高さが決定され得るように、かかるELGが実質的に連続する信号を与えることが望ましい。かかるELGが、誤差を最小限にするために較正参照基準として抵抗素子の上端面を利用することがさらに望ましい。また、かかるELGが、ウエハの処理の間に固有の、寸法的且つ材料的特性におけるバラツキに実質的に影響を受けないことが望ましい。かかる現状に鑑み、本発明は、デバイスストライプ高さをより正確に決定することのできるラッピングガイド、電気的ラッピングガイドを形成する方法、磁気抵抗ヘッドを作製する方法、及び電気的ラッピングガイドを提供することを課題とする。

30

【0019】

【課題を解決するための手段】本発明は、ラッピング処理間にデバイスストライプ高さをより正確に決定することを実現することを目的とするものであり、結果として、ラッピングによって処理したデバイスのより正確なストライプ高さの制御をもたらす。このことは、電気的ラッピングガイドを提供することによって達成されるが、該ガイドの特性がデバイスをラッピングする処理の間を通じて実質的にモニタされ、且つ、該ガイドは、デバイスストライプ高さの決定に際しての製造上のバラツキの影響が最小限となるように構成されている。

40

【0020】本発明に係るデバイスの製造において用いられるラッピングガイドは、基板と、該基板上の2つの抵抗素子を含む。さらに、ストライプ高さが前記ウエハ

50

上で定義されるが、前記2つの抵抗素子は、抵抗素子の上端面の相対的な位置でのオフセットによって、異なるストライプ高さを有している。さらに、前記基板は、ラッピング面を規定する端面を有し、2つの抵抗素子のそれぞれは、ラッピング面沿いに端面を有する。従って、2つの抵抗素子の端面がラッピングされ、デバイスがラッピングされる間、ラッピング面に実質的に垂直に測定されるデバイスストライプ高さが、目標デバイスストライプ高さに等しいときを決定するために、抵抗素子の抵抗値が変化しその両方が用いられる。

【0021】電気的ラッピングガイドを形成するための処理は、ラッピング面を含む基板を提供する手順を含む。前記処理は前記基板上で前記デバイスの第1端面を定めるラッピング面と交差するデバイスを形成する手順を含む。前記デバイスは、初期高さと、関連付けられた所定の所望高さとで形成される。また、前記基板上に、前記デバイスとは離れている第1抵抗素子が第1抵抗と初期高さとを有して形成され、該初期高さは、該初期高さと前記デバイスの所定の所望高さとの差よりも大きい。さらに、第1抵抗素子がラッピング面と交差して形成され、該ラッピング面によって第1抵抗素子の第1端面が定まる。前記基板上で、前記デバイスから離れている第2抵抗素子が第2抵抗と、初期高さとを有して形成され、該初期高さは、該初期高さと前記デバイスの所定の所望高さとの差よりも大きい。第2抵抗素子がラッピング面と交差して形成され、該ラッピング面によって第2抵抗素子の第1端面が定まる。さらに、2つの抵抗素子は、異なる抵抗値を有することができ、それぞれ、共通の電気的リードに電気的に接続することができる。この方法により、前記ELGはラッピング処理の間を通じて両方の抵抗素子の抵抗値を測定することができるようになり、且つ最小限の外部配線とハードウェアを用いてラッピングの終了点を決定するのに用いられるように形成される。

【0022】さらに、本発明に係る磁気抵抗ヘッドを作製するための方法は、磁気抵抗センサと2つの抵抗素子を含み、この3者が互いに離れているスライダーバーのラッピング面に沿ってラッピングする手順を含む。前記2つの抵抗素子のそれぞれはラッピング面に沿って配設された端面を有し、しかもそれぞれは前記2つの抵抗素子の間に配設された電気的リードに電気的に接続されている。前記方法は、さらに、ラッピングが維持している間、各抵抗素子の端から端までで異なる抵抗を測定するため、抵抗素子の1つに第1電流を流し、他の抵抗素子に第2電流を流す手順を含む。さらに、前記方法は、ラッピングの速度を変更するか否かを決定するために2つの抵抗値を用いる手順を含む。

【0023】本発明の種々の実施形態は、ラッピング処理の間、デバイスストライプ高さをより正確に決定することを容易にすることによってデバイスのストライプ高

さをより正確に制御することを可能にしている。さらに、この付加的な正確さと精度とが、製造時間、コスト又は複雑さを増大することなく得られる。

【0024】これらの、そして、他の本発明の利点は、以下の本発明の説明を読み、図面を理解することによって当業者には明らかとなるであろう。

【0025】

【発明の実施の形態】図1～図6、図7～図8、図9～図10は、従来技術に関して参照して説明した。図11～10及び以下の関連する説明は、読み取センサのストライプ高さSHが目標ストライプ高さSHdに近づくとき、スライダーバーをラッピングする速度を変更することを容易にする電子的ラッピングガイド(ELG)を提供する装置及び方法を示す。特に、前記ELGは、変化する抵抗信号を目標ストライプ高さが達成される前から達成される時点まで連続的に与える2つの抵抗素子を含んでいる。

【0026】図11は、本発明の実施の形態に係る電子的ラッピングガイド(ELG)140の部分断面図であり、該ELGはデバイスの近くに配置されており、該デバイスとは具体的にはスライダーバー142上の、リード92を備えた読み取センサ46である。該読み取センサ46は磁気抵抗読み取センサとすることことができ、該読み取センサは、高さ乃至はストライプ高さSHdとトラック幅TWSとによって規定される。図示されたように、他の読み取センサもスライダーバー上でELG140の近くに配置されていてもよい。かかる読み取センサ46に接近していることは、読み取センサ46とELG140との間での製造(寸法的及び材料的特性)バラツキを最小限にする。

さらに、他のELG140(図示せず)が他の読み取センサ46(図示せず)の近くにスライダーバー142に沿って配置されてよい。

【0027】さらに図11に示されるように、ELG140は第1抵抗素子144と、該第1抵抗素子144から共通リード148によって隔てられた第2抵抗素子146とを含み、該共通リードは2つの抵抗素子と電気的に接続されている。第1抵抗素子144及び第2抵抗素子146はまた、それぞれ第1電気的リード150と第2電気的リード152とに電気的に接続されている。リード148、150及び152はそれぞれコントローラ(図示せず)に電気的に接続され、該コントローラを介して電流が第1抵抗素子144及び第2抵抗素子146に流され、該コントローラを介して第1抵抗素子144及び第2抵抗素子146の抵抗が測定される。また、第1抵抗素子144と第2抵抗素子146は、特定の高さH1とH2とにそれぞれ形成され且つ、特定の幅乃至はトラック幅TWR1とTWR2とにそれぞれ形成されている。第1抵抗素子と第2抵抗素子とが近接している故に、ラッピング処理の間、両者は同じ速度でラップされ、従ってH1とH2との関係は実質的に変わらないと

いうことに注意しなければならない。TWR 1 と TWR 2 とは略等しいよう示され、また、そうであることが好ましいが、本発明の幾つかの実施の形態においては異なっていてもよい。何れかの場合において、TWR 1 及び TWR 2 は、実質的に TWS よりも大きいことが好ましい。TWR 1 の寸法及び TWR 2 の寸法が大きければ大きい程、以下に説明するように、終了点の決定に関する他の E LG 部品の影響はあまりない。さらに、E LG 抵抗素子の製造の間、より大きい TWR 1 及び TWR 2 は終了点決定に関するトラック幅の寸法的な誤差の影響を最小にする。例えば、適切な寸法であれば、典型的な寸法誤差は、他の場合には 10% 以上の誤差が生じ得るのと違って約 1% 誤差の結果となり得る。例えば、かかる利点を得るために、TWS は約 1 μm 又はそれよりも小であり、一方、TWR 1 及び TWR 2 は 1 μm から約 100 μm の範囲にあり、好ましくは約 25 μm とされ得る。特定の TWR 1 及び TWR 2 の値の選定は、読み取り／書きヘッドに占有された面積に対する E LG 用スライダーバーとして利用できる面積によってさらに影響を受ける。

【0028】読み取りセンサ 46 はまた、ある高さ乃至はストライプ高さ SH に形成される。スライス操作が行なわれてスライダーバーを形成する前に、ウエハ水平面において、前記読み取りセンサは高さ SHw を有しており、一方、第 1 及び第 2 抵抗素子は高さ H1w 及び H2w をそれぞれ有している。スライダーバーが一旦形成されると、前記センサ並びに第 1 及び第 2 抵抗素子はそれぞれの予備ラップした初期高さ SHi、H1i、及び H2i を有している。勿論、もしスライス操作がデバイス乃至は素子を貫通して切断しないなら、初期高さは実質的にウエハレベル高さに等しい。さらに、もし、スライス操作が抵抗素子を貫通して切断しないなら、ラッピング面 L が抵抗素子の下端面に到達するまでその抵抗素子の抵抗値には変化がないであろう。

【0029】ラッピング処理の間、スライダーバー 142 はラッピング面 L に沿って SH が所望若しくは目標のストライプ高さ SHd に等しくなるまでラップされ、その間ずっと H1 及び H2 とともに SH を、初期予備ラップされた SHi、H1i 及び H2i から減少させる。読み取りセンサ即ち第 1 抵抗素子及び第 2 抵抗素子が同じ材料から形成されているとき、それらは略同じラッピング速度を経験するであろうということに注意しなければならない。さらに、それらがスライダーバーに沿って互いに近く配設されると、H1、H2 及び SH の間の差異は、ラッピング処理の間ずっと実質的に一定のままである。

【0030】目標ストライプ高さが達成される前、及び達成されたときに、較正を行うため、抵抗素子の初期の下端面は、読み取りセンサを含む最終平面 143 ABS の下方にあり、抵抗素子の上端面は最終平面 143 の上方にある。この基準は、読み取りセンサの下端面に対して下端面

の位置に関係なく、そして、その故に抵抗素子の初期下端面が初期ラッピング面にまで延びているか否かによらず、満たされ得る。しかしながら、もし、抵抗素子が初期ラッピング面にまで延びていないなら、抵抗値は、ラッピング面 L が一旦抵抗素子の下端面に到達するとき変化し始める。

【0031】しかしながら、初期ラッピング面から読み取りセンサ ABS を含む平面 143 にまで、スライダーバーをラッピングする間中、抵抗素子が、変化する信号を生ずる。抵抗素子が初期ラッピング面からラップされること、そして、その故にその時点から抵抗値が変化し始めることを確かなものとするため、抵抗素子の下端面は初期ラッピング面にまで延びており、これによって抵抗素子がラッピング処理の始めからラップされることが許容される。スライダーバーのスライス操作のバラツキ及び公差を考慮すると、ウエハ水平面の、抵抗素子の下端面と、平面 143 との距離が、平面 143 とウエハレベル読み取りセンサ下端面との距離よりも大きいか、等しいことが望ましい。しかしながら、第 1 及び第 2 抵抗素子を露出するためには、スライダーバーの適切なスライスがなされれば、抵抗素子のウエハレベル下端面が代りに近接又は、読み取りセンサのウエハレベル下端面が平面 143 に近接しているよりもっと近接する。

【0032】ラッピングが読み取りセンサ ABS を形成する（即ち、SH = SHd）まで較正するため、抵抗素子の上端面は、読み取りセンサ ABS を含む平面 143 上を越えて延びている。換言すれば、初期ラッピング面と、第 1 及び第 2 抵抗素子の上端面との距離は、初期ラッピング面と平面 143 との距離よりも大きい。従って、例えば、約 16 μm の SHw は、約 1 μm の SHd にまでラッピングされ得る。その場合、H1w が約 19 μm であれば H2w は 17 μm であろう。絶対値寸法は何がしかスライダーバースライス操作の公差によって影響されるが、H1w と H2w とが、目標ストライプ高さ SHd よりも大きい、少なくとも約 15 μm であることが好ましい。

【0033】ラッピング処理の目標は、SH が目標ストライプ高さ SHd に略等しいとき終了点でラッピングを停止することを含め、SH が目標ストライプ高さ SHd に到達するようにラッピング速度を変化させることである。そのとき、即ち t_{end}、ラッピング面 L は平面 143 に一致し、空気抵抗面 ABS を含んでいる。

【0034】図 12 は、本発明に係る E LG 140 の他の部分断面図を示す。H1 は H2 と異なり、しかも、TWR 1 は TWR 2 に略等しい。コントローラ（図示せず）へのリード 148a、150a 及び 152a を電気的接続を容易にする追加の電気的接続素子（図示せず）が含まれ得る。

【0035】図 13 は、本発明の一実施の形態に係る E LG 140 の部分概略図であり、空気抵抗面を示している。第 1 及び第 2 抵抗素子の材料は同じである。また、

好ましくは、第1及び第2素子は同一の材料で形成され、読取センサ46の形成と同時に形成されるが、最小限の、手順の複雑さで形成できるという結果をもたらすからである。従って、第1及び第2抵抗素子144及び146は、多層読取センサ46の形成に利用されたのと同じ順、及び同じ方法で形成された同じ多数の層又はフィルムによって形成され、これによってそのそれぞれの深さD1及びD2は実質的に同じである。かかる多層の前記材料及び順序は、完成された読取センサ46の所望の特性次第で決定される。これらの層は、そののち、例えば、読取センサ46(図11に示されるように)並びに第1及び第2抵抗素子144及び146のトラック幅とストライプ高さとを決定するために、マスクとパターン化されたフォトレジストと共に用いて行なうイオンミーリングによってパターン決めされる。トラック幅は典型的には長さ方向バイアスと薄膜リード層とによって規定される。一層複雑な処理が要求されるので、幾つかの実施の形態においては第1及び第2抵抗素子144及び146が読取センサ46とは違うフィルム中に構成され得るが、第2抵抗素子のトラック幅とあわせて同時に第1抵抗素子のトラック幅を規定するように、そして、読取センサ46のストライプ高さと同時に第1及び第2抵抗素子のストライプ高さを規定するように、第1及び第2抵抗素子144及び146はエッチングされなければならない。故に読取センサと抵抗素子とは誘電体材料で被覆される。

【0036】前記誘電体材料は、例えば、マスク及びパターン化されたフォトレジストを用いて、図12の読取センサリードバイアス(図示せず)及びELGリードバイアス160を形成するために引き続く処理においてエッチングされ得る。導電体材料からなる連続する層が堆積され、読取センサの接続が構成される(図12には示さず)ように、リードからプロープパッドの所望の位置にまで経由して電気的連続性が得られるようにパターン化される。これらの層は、限定されないが真空堆積及びリフトオフ乃至は、金及び銅を含みうる適切な導体材料を用いるレジストマスクでのエレクトロプレーティングを含む多数の手法によって構成され得る。図11において、リード92、148、150及び152はこれらの結合された構造の概略的表現であるものと理解される。処理の時間とコストとを節約するためにリード148、150、152は好ましくは互いに同じ材料からなり、さらに好ましくは読取センサリード線92と同じ材料で、同じ時点で形成される。

【0037】本発明の他の実施の形態に係るELGを形成する手順170は、図14に示されたフローチャートからさらに明らかに理解され得る。手順170は操作172において、基板を準備する手順を含み、第1シールド及び第1読取ギャップを形成する材料を準備する手順を含み、読取センサ材料と第1及び第2抵抗素子を形成

する材料とが操作174において基板上に堆積される。多層読取センサが形成されるとき、異なる材料の層を連続的に堆積させて、センサ及び抵抗素子の両方に対して同じ材料が堆積され得る。操作176において、抵抗素子トラック幅TWR1及びTWR2は互いに略等しいよう構成され、しかも読取センサトラック幅TWSが構成される。TWR1及びTWR2はTWSよりも著しく大きいことが好ましい。抵抗素子高さH1及びH2はまた、操作178において互いに相違するように構成される。この相違点は、第1及び第2抵抗素子の上端面の位置におけるオフセットを含んでおり、ラッピング処理の間、ストライプ高さとともに変化する信号が両抵抗素子からモニタし得ることを保証するために、初期センサストライプ高さSHw及び目標センサストライプ高さSHdの差よりも大きくなるようにH1及びH2が構成された第1及び第2抵抗素子の下端面の位置におけるオフセットを含み得る。連続信号が実質的にずっと利用可能であるので、適切なラッピング装置があれば、ラッピングパラメータは適切にスライダーバーをラップするために必要とされるように、処理の間中、連続的に調整され得る。例えば、かかる能力は、材料特性又はスライダーバーの端から端まで曲線が変化することに関係なく、スライダーバーの全体の端から端まで実質的に同時にラッピングを完了できることを可能にしている。さらに、ラッピング処理中、連続信号は実質的にずっと、かかる調整を正確に且つ素早くすることができる。また、好都合なことには、ELG抵抗素子が完全にはラップされてしまわないので、H1及びH2に依存したある限界内で目標終了点は容易に変更され得る。従って、同じELG設計が、相違する目標ストライプ高さSHdを有する種々のセンサの製造の為に用いられ得る。

【0038】さらに、操作180において、読取センサに電気的に接続されたセンサリードが形成される。また、第1及び第2抵抗素子に、且つ、両素子の間に電気的に接続された共通リードが、抵抗素子に対して1つの追加のリードとともに(alongwith one additional lead)形成される。例えば、共通リードは、共通リードが唯一の構造、又は、隣接結合ハードバイアス読取センサ構造におけるようなELGの2つの抵抗素子と同じ平面の間及び平面内に位置する材料であるように形成され得る。代りに、リード構造が、典型的な交換バイアスデバイス又は非隣接結合ハードバイアスされたデバイスにおけるような、2つの抵抗素子(しばしばオーバーレイ構造と呼ばれる)と異なった平面上に形成される状態で、第1及び第2抵抗素子が物理的に近接し得るものである。特に、かかる代替実施形態において、共通ヘッドが、2つが隣接している範囲で2つの抵抗素子との接触を有して形成され得る。

【0039】これらのリードは、单一の材料又は異なる材料の多層体によって操作180において、形成され得

る。例えば、ELG抵抗素子(幾つかの実施の形態においては、共通リードに接触している隣接領域を含んでいる)は読み取センサと同じ多層構造で同じ材料で形成され得て、これによって製造の複雑さを減じることができ。さらに複雑さを減少するため、ELGトラック幅、ストライプ高さ、及びリード構造は読み取センサトラック幅、ストライプ高さ及びリード構造を構成する処理段階の間に構成され得る。材料堆積、ストライプ高さ及びトラック幅の形成、電気的リードの形成が化学蒸着、物理蒸着、イオンビーム堆積、スピンドルコーティング反応性イオンエッティング、アラズマエッティング、プレーティング、及び他の、当業者に知られた方法のような既知の方法を用いて実施される。

【0040】処理170はまた、操作182においてウエハを完成させる追加の処理を含む。かかる処理は、誘導型書込素子導電コイル及び第2ヨーク素子と同様に、読み取センサ上にシールドを追加することを含み得る(図3参照)。さらに、読み取センサ及びELGリードの位置は典型的には、減少された複雑さを有する実施の形態において誘導型書込素子処理の幾つかと同時に構成されるであろう。勿論、処理170が前述した順序で行なわれ得る間、操作は、代りに他の順序でも行うこともできる。

【0041】図15は、本発明の実施の形態に従って、ラッピングの間、読み取センサストライプ高さを制御するために電気的ラッピングガイドELGを用いる方法190を示している。方法190は、操作192において、本発明の実施の形態によるELGを含むスライダーバーの切断面をラッピングすることを始めることを含む。操作192において開始されるラッピングが継続される間、操作194において、電流I1及びI2がELGの第1及び第2抵抗素子に印加される。このことは、第1抵抗素子144及び第2抵抗素子146に関して図16に示されている。再度、図15を参照して、操作196において、及びラッピングが継続される間、抵抗値R1及びR2は第1及び第2抵抗素子の端から端までにわたってそれぞれ測定される。操作196において測定された抵抗値R1及びR2を利用して、特にこの方法のために構成されたコントローラが、操作198でラッピングを停止するか否かを含め、ラッピング速度を変更すべきかどうかを決定する。勿論、ラッピングが始まったのち、操作194～198のそれぞれが行なわれるが、ラッピングが完了したのち、操作194～196が、行なれ得る。

【0042】読み取センサの電流ストライプ高さが目標読み取センサストライプ高さに近づいている、乃至は、略等しいということを決定するのに抵抗値R1及びR2が用いられるとき、操作198においてその決定がなされる。特に、本発明の実施の形態によるELGのために、第1及び第2抵抗素子の材料特性が略同一であるとき、

第1及び第2抵抗素子トラック幅TWR1及びTWR2が略等しいとき、そして、第1及び第2抵抗素子の初期の(予備ラッピング)高さH1i及びH2iが異なるとき、第1及び第2抵抗素子の両端間を測定した抵抗値R1とR2との比は、それぞれラッピング処理の間の所定時間においてH1及びH2の比に逆比例している。従つて、第1及び第2抵抗素子の上端面の相対的な位置の差を知ること、及び、各抵抗素子の下端面がラッピングの間常に空気抵抗面に達するように第1及び第2抵抗素子のウエハレベルストライプ高さを定義することにより、H1及びH2の間の差が、H1及びH2が正の値を有する全ての時間について知られ得る。さらに読み取センサ初期高さと、第1又は第2抵抗素子の何れかの1つの初期高さを知ることにより、読み取センサストライプ高さがラッピング処理の間、何時でも決定され得る。この抵抗の比と読み取センサストライプ高さSHとの関係が図17に示されている。図17の曲線によって示されるように、SHが減少する(即ち、ラップされる)ので、抵抗素子抵抗値の比が増大する。

【0043】ラッピングの速度を変更すべきか、或いは、ラッピングを停止すべきかを決定する方法は以下の関係式からさらに理解され得る。ELG素子の両端で抵抗値を測定するとき、導入された電流I1及びI2が、特定の経路を通過することによって、結合抵抗が実際に測定される。第1抵抗素子、共通リード及び第1電気的リードによって形成される第1ELG素子の抵抗値Ree1と、第2抵抗素子、共通リード及び第2電気的リードによって形成される第2ELG素子の抵抗値Ree2とが、以下によって与えられる。

【数1】

$$Ree1 = R1 + Rlc + Rl1 + Rjunct1$$

及び

【数2】

$$Ree2 = R2 + Rlc + Rl2 + Rjunct2$$

ここで、Rlcは共通リードによる抵抗値であり、Rl1及びRl2はそれぞれ第1及び第2電気的リードによる抵抗値であり、Rjunct1及びRjunct2は対応する抵抗素子とリードとの結合による抵抗値である。

【0044】Rl1、Rl2、Rlc、Rjunct1及びRjunct2が、R1及びR2に対して無視できるように、リード及び結合が形成されていることが好ましい。例えば、リード抵抗は、低抵抗率材料を用いることによって最小限にされる。リード抵抗はまた、薄膜リードと書込ヘッド処理において用いられる、より厚い導電体との導通ビアを前記抵抗素子に近接して構成することによって、読み取センサの作製において利用される薄膜からのみ形成されるリード間の距離を最小限にすることによって最小限にされ得る。さらに、抵抗素子のトラック幅をセンサのトラック幅よりも実質的により大きくな

50

21

るよう構成することは、R1及びR2がそれぞれ直接TWR1及びTWR2に比例しているので、リードの相対的影響と結合抵抗を最小限にできる。例えば、読み取センサトラック幅を約1μmとすれば、約10μmから約100μmの範囲の抵抗素子のTWR1及びTWR2は、読み取センサに関する強度の約1~2桁オーダーだけELG抵抗素子の抵抗値を増大させ、R1とR2とがELG抵抗における優勢な項となる結果となる。しかしながら、幾つかの応用において約15μm~約30μmの長さを超えてTWR1とTWR2とを大きくすることに対する追加的な利点は殆どなく、25μmは殆どの応用において良好な特性を得る結果となるべきである。従って、Ree1とRee2とがR1とR2とに減少され、これによって、比Ree2/Ree1が比R2/R1に簡単化される。また、各抵抗素子の抵抗値は以下によって与えられる:

【数3】

$$R1 = \frac{\rho_1 TWR1}{D1 H1}$$

及び

【数4】

$$R2 = \frac{\rho_2 TWR2}{D2 H2}$$

ここで、それぞれ、 ρ_1 及び ρ_2 は抵抗率であり、D1及びD2は第1及び第2抵抗素子の深さ(図13参照)である。比 ρ/D の値は同じ材料又は複数の材料によって、第1及び第2抵抗素子と同じ深さで形成された、ラッピングされない参照用構造物によって概算され得るであろう。しかしながら、本発明に係る所定の構造、 $\rho_1/D1 = \rho_2/D2$ の結果、

【数5】

$$\frac{R2}{R1} = \frac{TWR2 \cdot H1}{H2 \cdot TWR1}$$

であり、TWR1 = TWR2のとき

【数6】

$$\frac{R2}{R1} = \frac{H1}{H2}$$

【0045】さらに、H1iとH2iとの差xが既知であるとき、そして、ラッピング中の特定の時点(particular point in time)で、第1抵抗素子のラッピング速度は、第2抵抗素子のラッピング速度と略同じであり、

【数7】

$$H1 = H2 + x$$

であり、従って

【数8】

$$\frac{R2}{R1} = \frac{H2+x}{H2}$$

H2を求める

【数9】

$$H2 = x / ((R2/R1) - 1)$$

22

さらに、差yがSHi及びH2i間で既知であり、且つスライダーバーがラッピングの完了により、局所的に実質的に平面であり、事実上、決定された空気抵抗面が抵抗素子の上端面に平行であるとき、

【数10】

$$SH = H2 + y$$

代りには、上述の式はH2よりもむしろ、H1の項で記載され得て、この場合、SHiとH1iとの差zが用いられ、zはx及びyの和に等しい。

10 10 【0046】読み取センサに対する要求により、Rjunct1とRjunct2がR1とR2とに対して無視できるという状態に遭遇することは現実的でないかもしれません。Rjunct1及びRjunct2は、近い端面から隣接する結合構造の端面接觸にかけて(from the approximate edge to edge contact of a contiguous junction)現れるので、Rjunct1及びRjunct2は、ラッピングの間、ストライプ高さに逆比例して変化するであろう。同様に、抵抗値の項R11、R12及びR1cは、第1及び第2抵抗素子に関してのリード構造を表す一定値の項と、ラッピングの間のストライプ高さとともに変化し得る第1及び第2抵抗素子に隣接したリードの部分を表す変数の項とに分離され得る。この場合、R11はR11f+R11vと表すことができ、R12はR12f+R12vと表すことができ、R1cはR1cf+R1cvと表すことができ、ここでR11f、R12f及びR1cfはそれぞれ、R11、R12及びR1cの一定値の成分を表し、R11v、R12v及びR1cvは、それぞれ、R11、R12及びR1cのストライプ高さに逆比例して変化する成分を表している。リード抵抗の一定値の項は幾つかのラッピング制御機構において略同一であるように構成されることが好ましく、何れの制御機構においてもかかる関係に対する不利益は実質的に存在しない。R11f、R12f及びR1cfのみが一定値であり、全ての他の項はストライプ高さに逆比例であるので、Ree1に対するRee2の比からストライプ高さを決定するとき当業者には明らかとなるべきであるが、R11f、R12f及びR1cf及び何れの外部配線抵抗も残りの項の和に対して無視でき、しかもR1、R2、Rjunct1、Rjunct2、R11v、R12v及びR1cvを表すための個々の係数は、もしこれらの付加的な項が無視できると仮定した場合に得られるものと同一の結果を生じるように消去キャンセルされるであろうということは充分な条件である。

40 40 【0047】R11f、R12f及びR1cが無視できると考え得る場合に、もし、所定のデバイスに対する構造及び材料の要件が、ELGを構成するのに実際的でないようとするなら、よく制御された処理は、抵抗の比を取る前に測定された抵抗値から名目上の一定値の抵抗項50 を表す定数Fを引くことを許容すべきであり、第2抵抗

23

素子の高さのための変更された等式を得ることができ
る。

【数11】

$$H2 = x / ((R2-F)(R1-F)-1)$$

仮定された値Fからの、実際の一定値の抵抗値のバラツ
キ、即ち、R11f+R1cf及びR12f+R1cfは、ストライプ高さに逆比例して変化する抵抗の項の和
に対して無視できる。

【0048】本発明のこの方法は、ELGリードの構成
の対称性、抵抗素子が互いに同士近接していること、共有
された共通リード、そして略等しいトラック幅という特
徴が読みセンサストライプ高さの計算を、あり得る製造
上のバラツキによって引き起こされるであろう殆どの可
能性のある誤差による影響が最小限度となるように取
めさせてるので、従来技術の他のシステムにおけるよりもす
っと正確である。特に、ラッピング終了点は、抵抗素子
と読みセンサとの高さの差のみから決定され、決定する
のが困難又は不可能である、乃至は、補償するのが困難
又は不可能である項を考慮する必要を除去している。高
さに関するこの差が、図11に示されるELG抵抗素子
の上端面151及び153の間の差によって規定され
る。抵抗素子がセンサと同時に構成されたので、抵抗素
子上端面151、153と、センサの上端面93との関
係は既知であり信頼できる参考基準として用いられ
る。さらに、R2/R1を用いることは、信号モニタと
ラッピングの間の終了点の決定とを容易にする、もつ
直線性のよい応答を生じる。

【0049】本発明の他の実施形態によれば、本発明に
係るELGを用いるストライプ高さを制御するための方
法210が図18の処理ダイアグラムによって示され
る。操作212においてスライダーバーの切断面のラッ
ピングを始めたのち、操作214は第1及び第2電気的
リード150、152の各両端間に既知の電源Vinを
適用することを含む。操作216において、電圧Vout
が第1及び第2抵抗素子の間に配置された共通リード
148で測定される。この方法によって、ストライプ高
さに逆比例した付加的な抵抗項で結合された、第1及び
第2抵抗素子が電圧デバイダとして用いられている。リ
ード抵抗の一定値の項がストライプ高さに逆比例して変
化する対応する項の和に関して最小にされているとき、
ラッピングは、Voutを測定することと、バランスさ
れた出力電圧を達成するためにラッピング速度を調整す
ることによって制御することができる。さらに、既知の
電圧Vinによって、そして、測定された電圧Vout
によって、ラッピングを停止すべきかを含め、ラッピ
ングの速度を調整すべきか、を操作218において決定す
ることができる。勿論、操作214～218のそれぞれ
はラッピングが始めたのち、しかし全てのラッピ
ングが完了する前に行うことができるが、操作214～2

50 及び

24

16は、ラッピングが完了したのちに行われ得る。
【0050】Ree2>Ree1であるので、R12を
接地し、VinをR11に印加することが好ましい。V
outが、充分大きな入力インピーダンスの回路で共通
R1cターミナルで測定されるとき、R1cはVout
を表わす式において無視することができる。この場合、
一定値のリード抵抗R11f及びR12fが、所望の
終了点での変数項よりも2桁乃至それよりも小さい大き
さである場合、一定値のリード抵抗を無視し得るよう
に仮定することができ、残りの抵抗成分が、これらの高さ
にそれぞれ逆比例しているので、この終了点でのVout
が所望のH1及びH2から計算され得る。

【0051】R11、R12、Rjunct1、及びR
junct2が無視できると仮定される最も単純な場合
は、

【数12】

$$Vout = \frac{R2}{R1+R2} Vin$$

【0052】本発明は実質的に、R1及びR2を支配す
る各項のそれぞれが出来るだけ同一で、しかも各項がス
トライプ高さに逆比例していることを保証するので、こ
れらの項は消去されこの関係式は次のように簡単化され
る：

【数13】

$$Vout = \frac{H2+x}{2H2+x} Vin$$

又は

【数14】

$$Vout = \frac{H1}{H2+H1} Vin$$

ここで、また、xは、第2抵抗素子に対して第1抵抗素
子の上端面において構成されたオフセットである。読み
センサ素子の上端面から第2抵抗素子の上端面までのオ
フセットy、及び、読みセンサ素子の上端面から第1抵
抗素子の上端面までのオフセットz = x + yはまた、設
計データから既知であり、この関係式は読みセンサスト
ライプ高さSHの項で表わされ得る：

【数15】

$$H2 = SH+y$$

40 【数16】

$$H1 = SH+x+y$$

【数17】

$$Vout = \frac{SH+x+y}{2SH+x+y} Vin$$

同様に、上式は第2抵抗素子の高さとして解くことがで
き、

【数18】

$$H2 = \frac{x(Vout/Vin)-1}{1-(2Vout/Vin)}$$

25

【数19】

$$SH = \frac{x(V_{out}/V_{in}-1)}{1-(2V_{out}/V_{in})} - y$$

ここで、 x 、 y 及び V_{in} は所定ELG設計点及びラッピング処理として既知である。

【0053】2つの異なる方法を、2つの抵抗値 R_1 及び R_2 を用いることによりラッピング処理を通じてストライプ高さを決定するように説明してきたが、同じ抵抗値 R_1 及び R_2 はまた他の方法に関連させて用いることができる。例えば、本発明に係るELGはリード抵抗の一定値の成分が実質的に同一であるように構成されるとき、ラッピング処理の間を通じてセンサストライプ高さ SH を決定するために、適切な操作によって、合計抵抗 $Ree2$ と $Ree1$ との差を用いることができる。好都合には、この方法を用いることはリード抵抗を無視できるリードの抵抗の必要性を実質的に除去する。というのは、該リードの抵抗を消去するように構成されているからである。この方法は、ストライプ高さのための2次の項を含む抵抗の差を表わす関係式を生み出すという結果をもたらす。この方法は、ストライプ高さに関する2次の項を含んでいる抵抗値の差を表わす関係式という結果をもたらすので所望の読み取りセンサストライプ高さでの期待される抵抗差を計算することに基づく制御アルゴリズムを利用することはもっと実際的である。この方法はELGの何れの部分もスライダーバーの処理により変更される前に取られた抵抗測定値を用いることに頼らなければならず、しかも、ウエハ処理によって定義されるように、 R_1 及び R_2 の初期高さ $H1w$ 及び $H2w$ が既知であると仮定しなければならないので、精度を減少させる結果となる。このことは、第1及び第2抵抗素子の初期高さと、初期高さがその範囲にまで制御される公差に依存する1~5%の較正誤差という結果となって現われる。これらの初期抵抗測定値 $Ree1w$ 及び $Ree2w$ は、 $Ree2w - Ree1w$ の差の項におけるストライプ高さと、高さ x における、設計されたオフセットと、初期高さ $H2w$ とを用いて、 R_1 、 R_2 、 $R11v$ 、 $R12v$ 、 $R1cv$ 、 $Rjunct1$ 及び $Rjunct2$ のバラツキを表わしている係数 K を決定するのに用いることができる。

【数20】

$$Ree2w - Ree1w = K \left(\frac{1}{H2w} - \frac{1}{(H2w+x)} \right)$$

又は

【数21】

$$K = \frac{(Ree2w - Ree1w)(H2w(H2w+x))}{x}$$

ストライプ高さ K のバラツキ係数が一旦決定されたら、第2抵抗素子の高さの関数としての、この抵抗値の差は以下のように表される：

【数22】

26

$$Ree2 - Ree1 = Kx/(H2(H2+x))$$

というのは、

【数23】

$$H2 = SH + y$$

【数24】

$$Ree2 - Ree1 = Kx/(SH+y)(SH+x+y)$$

x 及び y が設計により正確に既知であり、且つ K が初期抵抗データから各ELGについて経験的に決定されると10き、この抵抗値の差の目標値を所望の最終読み取りセンサストライプ高さ SH に基づいて決定することができる。

【0054】初期抵抗データ $Ree2w$ 及び $Ree1w$ 、並びにリード抵抗の一定値の部分を評価するためにストライプ高さ K とともにバラツキ係数を用いることによってストライプ高さを評価することが、以下のように、さらに可能である。

【数25】

$$(R12f + Rlc) = Ree2w - (K/H2w)$$

20 及び

【数26】

$$(R11f + Rlc) = Ree1w - (K/(H2w+x))$$

そののち、これらの一定値のリードの評価は、最終の抵抗値 $Ree2$ に基づいて抵抗素子の最終高さを決定するために、ストライプ高さ K とともにバラツキ係数があわせて用いられる。

【数27】

$$H2 = K/(Ree2 - (R12f + Rlc))$$

30 【数28】

$$H2 = (K H2w)/(K + (Ree2 - Ree1w)H2w)$$

及び

【数29】

$$SH = y + (K H2w)/(K + (Ree2 - Ree1w)H2w)$$

ここで、 K の決定は、 $H2w$ について知られているのと同じ精度に支配される。この表現はラッピング処理の間ストライプ高さを評価し制御するためにも用いられる40であろう。もし、この手法がラッピングの制御のために用いられるべきなら第2抵抗素子に関して第1抵抗素子の下端面の部分にオフセットを導入することが望まれ、その結果、初期ストライプ高さ $H1w - H2w$ におけるオフセットが、第2抵抗素子の上端面に関する第1抵抗素子の上端面の位置におけるオフセット x よりも大きいであろう。この場合、ストライプ高さ K とともに変わるバラツキ係数が前記式のさらに一般化した形式から決定され得る。

【数30】

27

$$K = \frac{(Rcc2w - Rec1w)(H2w(H2w + (H1w - H2w)))}{(H1w - H2w)}$$

*

28

$$Rl1f = Rec2w - (K/H2w)$$

であるが、一定値の抵抗の項が以下のように評価され得るであろう。

【数31】

及び

【数32】

*

$$Rl1f = Rec1w - (K/(H2w + (H1w - H2w))) = Rec1w - (K/H1w)$$

ラッピングの間、H1、H2又はSHの、あとに続く計算は以上の説明と変わらない。

【0055】

【発明の効果】本発明は、第1及び第2抵抗素子の間の共通電気的リードを用いることなく、スライダー本体の範囲内に配置された第1及び第2抵抗素子を用いて実施され得る。例えば、本発明のさらに他の実施形態において、ELG220は、図19に示されたように、読取センサ46の反対側に配置された第1抵抗素子144と第2抵抗素子146を含みうる。この2つの抵抗素子は互いに隣接して配置されないので、図11に示されたように共通りードはない。むしろ、第1抵抗素子がリード対222に接続され、一方、第2抵抗素子は、異なるリード対224に接続される。図11のデバイスに関するように、2つの抵抗素子の抵抗値R1及びR2はモニタされ得て、ラッピング速度を変更するために読取センサストライプ高さを変更することを決定するために数学的に操作される。この物理的調整は、2つの抵抗素子の寸法及び材料特性が同一であるという仮定に対する僅かな妥協という結果を生む一方で、ELG抵抗素子と読取センサとのストライプ高さにおけるオフセットが、設計されたオフセットによって制御されるという仮定の正当性を有利に増大する。従って、少なくとも制御の時点では、スライダーべーにおける何れの曲線の影響も実質的に除外される。他の実施形態(図示せず)も、各隣接の抵抗素子と共にされるリードとして各リード92を利用するであろう。かかる実施形態において、読取センサの材料と異なる材料で形成された2つの抵抗素子は有益である。

【0056】本発明の前述の実施形態によって、読取センサと同じ材料で形成された第1抵抗素子と第2抵抗素子を用いること、異なる高さで同じトラック幅を有することを説明してきたが、他の材料と、トラック幅と、第1抵抗素子及び第2抵抗素子の異なる抵抗値という結果を生じるところの高さとの他の組合せが、上述した方法の適切な変形によって用いられ得る。例えば、第1及び第2抵抗素子を異なる材料で形成することができ、読取センサとして同時にパターン化することができる。また、前述の構造及び方法の適切な変形によって、前述の本発明の種々の実施形態がAMR、GMR又はスピンドル読取センサの形式で読取センサとともに用いられ得る。さらに、以上の説明は読取センサを参照してなされているが、本発明は本発明の電気的ラッピングガイドに対して同様に位置付けられる何れのデバイスのストライプ

※ブ高さをも、ずっと正確に制御するために利用され得る。以上のように、本発明は、ラッピング処理間にデバ

10 イストライプ高さをより正確に決定することができる効果を奏する。

【0057】前述した本発明は、理解を明らかにする目的のために詳細に説明されたが、特許請求の範囲内で変更及び変形がなされ得ることは明らかである。従って、本実施形態は説明のためであり、限定されるものではなく、本発明は本明細書に開示された詳細な説明に限定されず、特許請求の範囲の技術的範囲及び均等範囲で変更され得る。

【図面の簡単な説明】

20 【図1】 磁気ディスクドライブアセンブリの部分前方側面断面図。

【図2】 図1の直線1B-1Bにおける上面断面図。

【図3】 シールドされた磁気抵抗読取センサを組み込んだ磁気読取/書きヘッドの側面断面図。

【図4】 多層読取/書き込を組み込んだ多層スライダーべーを含むウエハの上面図。

【図5】 図4に示したスライダーべーの個々の1つの部分上面図。

30 【図6】 スライダーべーが位置したラッピングマシンの概略説明図。

【図7】 従来の電気的ラッピングガイドと読取センサを組み込んだスライダーべーの部分上面断面図。

【図8】 ラッピング処理の間経時的に、図7の電気的ラッピングガイドと読取センサの種々の物理的特性の図解表示説明図。

【図9】 他の従来の電気的ラッピングガイドと読取センサを組み込んだスライダーべーの部分上面断面図。

【図10】 ラッピング処理の間経時的に電気的ラッピングガイドの抵抗を示した図解表示説明図。

40 【図11】 本発明の実施の形態による読取センサと電気的ラッピングガイドを組み込んだスライダーべーの概略部分上面断面図。

【図12】 本発明の実施の形態による、図11に概略的に示した電気的ラッピングガイドの部分上面断面図。

【図13】 本発明の実施の形態による、図12に概略的に示した電気的ラッピングガイドの部分側面断面図。

【図14】 本発明の一実施の形態に係る電気的ラッピングガイドを形成する手順のフローチャート。

【図15】 本発明の他の実施の形態に係る、ラッピング処理の間読取センサを制御するための方法を示すフロ

※50

ーチャート。

【図16】 本発明の実施の形態に係る、図4に示した電気的ラッピングガイドを通して概略的に流れる電流の概略図。

【図17】 本発明のさらに他の実施の形態に係る、ラッピング処理の間、電気的ラッピングガイドの抵抗値の比と読み取センサストライプ高さのグラフ。

【図18】 本発明の尚さらに他の実施の形態に係る、ラッピング処理の間、読み取センサストライプ高さを制御するための方法を示すフローチャート。


【図19】 本発明の他の実施の形態による、読み取センサと電気的ラッピングガイドとを組み込んだスライダー

バーを概略的に示した部分上面図。


【符号の説明】

10…磁気ディスクドライブ、12…筐体、14…モータ、16…磁気ディスク、18…アクチュエータ、20…アーム、22…サスペンション、24…トランステューサ、32…書き込み素子、34…読み取素子、38…中間層、40…書き込みギャップ、46…読み取センサ、50…ウエハ、52…スライダーバー、54…第1切断面、56…第2切断面、90、140…ELG、92…リード、96…抵抗素子、122、144…第1抵抗素子、124…電気的リード、126、144…第2抵抗素子、128…第2電気的リード


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図12】




【図13】




【図16】




【図14】



【図15】




【図17】




【図18】

210

L



【図19】



フロントページの続き

(72)発明者 マッチオニ, クルチス ヴィー
アメリカ合衆国 カリフォルニア州
94550リバモア, メルロット レイン
2374

(72)発明者 シエン, ヨン
中華人民共和国 香港 タイポ エヌティ
第10ストリート 89エー

(72)発明者 クルー, ピリー ダヴリュ ジュニア
アメリカ合衆国 カリフォルニア州
95120サン ジョゼ, アラミタス ロード
キャビン 23 23760

(72)発明者 ハーニッシュフィーガー, ミシェル ティ
一
アメリカ合衆国 カリフォルニア州
94587ユニオン シティ, ヘリングボーン
ウエイ 34896

(72)発明者 プレウエス, スチーヴン ジェイ
アメリカ合衆国 カリフォルニア州
95119サン ジョゼ, サン アンセルモ
ウエイ 6383

Untitled

CLIPPEDIMAGE= JP02001014617A

PAT-NO: JP02001014617A

DOCUMENT-IDENTIFIER: JP 2001014617 A

TITLE: LAPPING GUIDE, METHOD FOR FORMING ELECTRIC LAPPING GUIDE, MANUFACTURE
OF MAGNETORESISTANCE HEAD AND ELECTRIC LAPPING GUIDE

PUBN-DATE: January 19, 2001

INVENTOR-INFORMATION:

| NAME | COUNTRY |
|------------------------|---------|
| RUDY, STEVEN C | N/A |
| MATTIONI, CULTICE V | N/A |
| SHIEN, YON | N/A |
| KURUU, BILLIE W JR | N/A |
| HARNISHFEGER, MICHEL T | N/A |
| PUREUESU, STEVEN J | N/A |

ASSIGNEE-INFORMATION:

| NAME | COUNTRY |
|----------------|---------|
| READ RITE CORP | N/A |

APPL-NO: JP2000159237

APPL-DATE: May 29, 2000

INT-CL (IPC): G11B005/39;H01L043/08

ABSTRACT:

PROBLEM TO BE SOLVED: To make correctly decidable the height of a device stripe by knowing the position of the upper end surface wherein a first resistive element leaves from a lapping surface and the position of the upper end surface of a second resistive element leaving from the lapping surface to the position of the upper end surface of a device.

SOLUTION: A reading sensor material and a material forming first and second resistive elements are deposited on a substrate. Track widths TWR1 and TWR2 of the resistive elements are composed so as to be nearly equal to each other, and the track width TWS of the reading sensor is composed. The track widths TWR1

Untitled

and TWR2 of the resistive elements are preferably larger than the track width TWS of the reading sensor, and the heights H1 and H2 of the resistive elements are composed so as to differ each other. Continuous signals are utilized, and a lapping parameter is continuously adjusted in order to suitably lap a slider bar. A sensor lead is connected to the reading sensor to form a circuit.

COPYRIGHT: (C)2001,JPO